STMicroelectronics vacancy search engine

STAGE BAC+5 - Analyse de performance d'un microcontrôleur pour les applications IA M/F


Vacancy details

General information

Reference

2020-8695  

Job level

080 - Technical Non-Exempt

Position description

Posting title

STAGE BAC+5 - Analyse de performance d'un microcontrôleur pour les applications IA M/F

Regular/Temporary

Temporary

Job description

Dans le cadre du développement d’un microcontrôleur (MCU) de la famille STM32 équipé d’un module d’accélération pour les applications « intelligence artificielle », le stage se propose d’améliorer le flot d’analyse de performance interne ST.

Dans l’état actuel, le flot d’analyse de performance s’appuie sur la suite IWB de Cadence. Pour un modèle RTL d’un système d’interconnection d’un SoC donné, IWB peut déployer un banc de test basé sur des VIP (Verification IP) Cadence. Notre Flot s’appuie sur ce banc de test pour injecter du traffic dirigé simulant l’activité attendue de chaque IP. Les résultats de simulation sont exploités dans l’outil d’analyse qui permet de filtrer de nombreuses caractéristiques pour obtenir des chiffres de latence et de bande passante raffinés.

Ces résultats de simulation sont ensuite comparés « à la main » aux comportements attendus théoriquement pour définir si l’architecture est conforme aux exigences de performance.

 

Le stage propose 2 volets :

 

-           Etendre/Améliorer le flot d’analyse pour qu’il prenne en compte non seulement le système d’interconnection, mais aussi les structures stockage de donnée interne aux IPs (modélisation de la fréquence de consommation de données dans les fifos internes des IP)

 

-           Automatiser la comparaison entre résultats obtenus et résultats attendus de manière à accélérer l’analyse et pouvoir intégrer ces tests dans la librairie automatisée des tests de vérification.

 

 

Vous travaillerez au sein d’une équipe multi-culturelle et pluridisciplinaire d’Architecture et Design dédiée à la conception de SoC (System On Chip) complexes et de circuits mixtes alliant les capacités du numériques et les fonctionnalités de la RF (analogique radio-fréquence).

 

L’équipe est chargée de la définition détaillée des circuits et de leur conception, à partir de spécifications systèmes fournies par le marketing technique ou directement avec le client.

 

La mission de l'équipe comprend en outre la conception et le design des composants et de l'infrastructure hardware des SoCs (network on chip-bus d’interconnexion au sein du circuit, IPs).

 

 

Profile

BAC+5 (INGENIEUR, DESS, DEA...)

- System Verilog, Verilog, VHDL, Microélectronique numérique

- Logiciel de simulation (NCSIM, MODELSIM)

– Script (PERL ou PYTHON)

- Un bon niveau d’anglais technique est nécessaire pour ce poste.

Pour réussir dans ce stage, vous aimez travailler en équipe dans un environnement international de haute technologie, avez le sens de la communication et faites preuve de curiosité et de dynamisme.

Vous disposez d’un bon esprit de synthèse et vous êtes autonome.

 

Position localisation

Job location

Europe, France, Grenoble

Candidate criteria

Education level required

5 - Master degree

Experience level required

Less than 2 years

Languages

English (1- Basic)

Requester

Desired start date

04/01/2021