STMicroelectronics vacancy search engine

STAGE - FPGA TEST of prototype TESTCHIP in 28nm M/F


General information

 KEY INFORMATION:

  Location: Europe, France, Crolles

Type of contract: Temporary

Job open date: 23/10/2021

Company department: Digital Test Engineer

 

 STMicroelectronics is a leading semiconductor company, a world key player thanks to our 43,200 employees including 8,300 working in R&D.

 ST’s products are found everywhere today. And together with our customers, we are enabling smarter driving, homes, factories, and cities, along with the next generation of mobile and Internet of Things devices. Everywhere microelectronics makes a positive contribution to people lives, ST is there.

 In 2018, we were ranked by the Randstad Employer Brand Research Award among the 5 most attractive companies in France, for our values of excellence, our integrity and the respect of our employees.

 

 POSTING PRESENTATION:

Dans l’équipe Digital Design Flow Methodology (DDFM) basée à Crolles, l’activité ‘Methodology Testchip Digital’ vise à éprouver, jusqu’á la mesure sur circuit, les méthodes de placement routage et de vérifications associées proposées à nos clients.

« Rattaché(e) à » Sylvain CLERC et intégré(e) au sein de l’équipe DDFM,

« Votre mission » de stage
Partant d’un design de testchip existant, comprenant 3 cœurs de micro-processeurs, un power-contrôleur embarqué un jeu de moniteurs embarqués en technologie 28nm. Le sujet consiste à 1) se familiariser avec le design et le setup de mesures FPGA en place, 2) faire des mesures sur testeur FPGA visant à reproduire les mesures de performance des micro-processeurs effectuées lors du test électrique sur wafers, 3) mettre en place un protocole de mesure des moniteurs embarqués en parallèle des processeurs en capitalisant sur le protocole de mesure précèdent, 4) faire une synthèse des résultats et une cartographie du circuit en activité basee sur les resultats de moniteurs. Par ordre croissant de complexité.

Une presentation de moniteurs de surveillance de circuit est disponible sur le site web de la conference ESSCIRC2021 :
ESSCIRC 2021 "Circuit Monitoring Across Design Life-Cycle in 28nm FD-SOI and 40nm Bulk CMOS technologies"

Sur l’etat d’esprit nécessaire, le design de circuit intégré nécessite curiosité, opiniâtreté et un équilibre entre rigueur et rage de vaincre. Rejoignez-nous si ces traits vous caractérisent.

 

PROFILE REQUIRED:

  •  Niveau d'étude:
    Elève Ingénieur(e) en Electronique en deuxieme année.

    Connaissance Obligatoires:
    Electronique, mesures physique.
    test, mise en oeuvre de FPGA, RTL (VHDL, Verilog), UNIX scripting, TCL/Python

    Connaissances Négociables:
    physique du semi-conducteur, Xilinx vivado
  •  5 - Master degree
  •  Less than 2 years

 

CONTACT & APPLY FORM:

 Learn more about STMicroelectronics on: www.st.com

And ask your questions:

  • LinkedIn : STMicroelectronics
  •  Facebook : STMicroelectronics