STMicroelectronics vacancy search engine

CDI - Digital Verification Engineer M/F


Vacancy details

General information

Reference

2021-14069  

Job level

40 - Experienced

Position description

Posting title

CDI - Digital Verification Engineer M/F

Regular/Temporary

Regular

Job description

Vous serez intégré(e) au sein de l’équipe Digital Verification dans l’équipe R&D du groupe AMS et aurez pour missions principales : 

- Travailler avec l'équipe de conception pour comprendre l'intention de conception et faire apparaître les plans et les calendriers de vérification ;

- Développer un environnement de test, un plan de test et des cas de test en fonction des spécifications de conception et des exigences de vérification ;

- Initier la revue du plan de test et les revues de vérification avec les équipes à chaque étape ;

- Déboguer les cas de test et rapporter les résultats de la vérification pour atteindre l'objectif de couverture de code/fonctionnel attendu ;

- Coopérer avec des équipes interfonctionnelles et coordonner les priorités pour atteindre une productivité plus élevée ;

- Prendre la responsabilité d'exécuter la vérification des niveaux IP et SOC.

Profile

Diplômé(e) d’une formation d’Ingénieur ou équivalent électronique/microélectronique/informatique, vous disposez d’une solide expérience d’au moins 5 années dans les fonctions de vérification numérique suivants :

- Exposition au flux de vérification axée sur les métriques avec mise en œuvre à l'aide

Méthodologie basée sur UVM. System Verilog & Assertions, formel

vérification, C/C++ IP/SoC centrée sur la vérification

- Exposition à travailler avec des équipes d'architecture, de conception et de logiciels pour

conduire les activités de vérification et assurer la micro-architecture et la conception

est entièrement vérifié

- Base solide en architecture SoC et vérification de

processeurs core/multi-core de préférence basés sur ARM

- Compréhension et expérience dans la vérification de l'interconnexion AMBA,

Contrôleurs DMA, gestion des interruptions, etc. dans un environnement SoC basé sur ARM

Compréhension des compilateurs et des outils pour ARM ou processeurs équivalents

Expérience pratique de la vérification de puissance basée sur UPF/CPF (faible

conceptions de puissance)

- Expérience pratique dans les simulations de Gate Level - vérification

environnement amener et déboguer

- Connaissance approfondie de SV, Verilog, VHDL, C/C++, HVL

méthodologie (UVM) et expérience pratique des scripts pour l'automatisation

en utilisant SHELL/PERL/PYTHON

- Compréhension des objectifs de fermeture de couverture dans SoC Verification

Familiarité avec la réalisation d'une couverture fonctionnelle à 100 %, la couverture du code

et tester les objectifs de couverture du plan

- Expérience pratique du développement de bancs de test à partir de zéro, test

codage et exécution des cas.

- Forte résolution de problèmes analytiques et souci du détail

- Solides compétences liées à la documentation DV, aux revues DV

- Solide compréhension pour dériver le plan de test des spécifications de conception.

 

 

Position location

Job location

Europe, France, Grenoble

Candidate criteria

Education level required

5 - Master degree

Experience level required

6-10 years

Languages

  • English (3- Advanced)
  • French (3- Advanced)

Requester

Desired start date

01/08/2021